The Independent
ASIC - CPLD - FPGA
HDL Design Experts

Quiz

English
Version !

Cette section contient quelques exemples des erreurs fréquentes dans l'usage du VHDL en synthèse logique (en général tirés de la réalité !).

Voici pour débuter deux (anciens) cas typiques :

• Brain Teaser #2
   
• Brain Teaser #3

N'hésitez pas à nous soumettre vos exemples !