Pour démontrer la facilité de mise en oeuvre du langage Tcl/Tk, nous vous livrons quelques exemples simples ou utilitaires.
1. Utilitaire (Tcl/Tk) pour obtenir depuis le VHDL le temps "réel" (système),
et permettre ainsi de contrôler et d'enregistrer le temps effectif de simulation.
© ALSE, pour ModelSim toutes versions.
Cet exemple simple montre aussi comment lier les évènement VHDL au code Tcl. 2. Exemple d'Extension graphique
de simulation VHDL par Tcl/Tk.
Pour ModelSim SE/EE. Les sorties digitales d'un compteur sont affichées
graphiquement (7 segments).
NB : ModelSim PE/XE/AE ne supportent pas l'extension graphique Tk... 3. ROM Generator
: utilitaire Tcl/Tk © ALSE qui construit un modèle Verilog
synthétisable directement à partir d'un fichier binaire (format Intel-Hex).4. Utilitaire (© ALSE) d'Archivage sélectif de sources HDL avec comptage
des lignes de code et compression (Tar-Gzip, Rar ou Zip).
NB : ces outils sont réservés à un usage personnel et pédagogique.
ALSE n'endosse aucune responsabilité sur leur adéquation à un besoin quelconque
ni sur l'usage qui pourrait en être fait
|
