|
Depuis quelques années, nous avons vu fleurir une multitude de Technologies Mémoires différentes et s’envoler les fréquences de fonctionnement et les perfomances. Mais nous avons vu (et conçu) dans le même temps des applications de plus en plus exigeantes, des contraintes sévères et complexes à prendre en compte, et des FPGAs très denses et versatiles. Aujourd’hui, l’ensemble de ces facteurs peut facilement conduire à des reprises de PCB, à des difficultés à atteindre les performances espérées, ou encore à des sévères problèmes de validation ou de fiabilité...
Il y a donc eu un accroissement considérable des difficultés pour les utilisateurs souhaitant utiliser ces Mémoires dans leur système FPGA :
- Compréhension des différentes technologies de stockage et des modes de fonctionnement. Avantages et inconvénients respectifs, implication sur les performances dans l’application finale.
- Prise en compte des contraintes logiques d’accès (linéaire ou aléatoire) et des possibilités des mémoires modernes (gestion des banques, augmentation du datapath, modes synchrone et “burst”).
- Adaptation du système aux contraintes de la technologie mémoire (dimensionnement du datapath interne, technologies du contrôleur, avantage des contrôleurs multi-port, utilisation des DMA, avantages et inconvénients des caches et mode burst pour les processeurs embarqués...)
- Les challenges des différentes méthodes de transfert de données, principes et contraintes timings.
- Compréhension des standards électriques et de leurs contraintes.
- Contraintes de choix des broches sur FPGA et de mode des cellules d’I/O (banques, alimentation, tension de référence, adaptation d’impédance...).
- Evaluation des contraintes résultant du Circuit Imprimé (techniques de routage, impédance, longueur, dispersion...)
- Analyse des cellules d’E/S complexes des FPGAs modernes (clocking double front, resynchronisation, insertion de délais, utilisation de DLLs, PLLs...). Nouvelles technologies de resynchronisation active dynamique.
- Création des contraintes temporelles SDC, Placement routage timing driven, validation par analyse Statique de Timing et scripts, compréhension et correction des violations éventuelles.
C’est pourquoi nous proposons une formation dense, pratique et efficace pour aborder sereinement et en connaissance de cause la problématique d’une bonne utilisation des mémoires externes.
C’est également la raison qui nous a poussés à maîtriser complètement ces techniques et à concevoir et proposer des Contrôleurs Performants et Innovants pour de très nombreuses technologies (PSRam, Mobile DDR, Flash Burst, composite SDR+Flash...). Vous pouvez obtenir plus d’information.
La formation sera animée par l’un de nos Experts en Contrôleurs Mémoires.
Le contenu détaillé est décrit dans ce document.
Pour vous pré-inscrire, remplissez sans attendre le formulaire.
Vous pouvez assister à une Session Publique dans notre centre de Formation à Paris (quartier Montparnasse, climatisé), parfois en Province, avec un enseignement en Français. Vous pouvez également demander la tenue de cette Formation sur votre Site, avec enseignement en Français ou en Anglais (pour un minimum de quatre personnes). Les formations sur site offrent de nombreux avantages : pas de déplacement des participants bien sûr, mais parfois la possibilité de personnaliser le contenu pour l'adapter très précisément à vos besoins, vos compétences, et vos attentes. Dans tous les cas, n'hésitez pas à nous contacter.
|
