|
Cette formation de trois ou de quatre jours regroupe le savoir-faire fondamental et essentiel pour réussir la conception de Systèmes avec processeur embarqué, depuis la conception de la plateforme hardware (choix du processeur, choix et intégration des périphériques matériels, des interconnexions et des flots de communication) jusqu'à l'intégration d'un Operating System embarqué en passant par l'utilisation de l'Environnement Intégré de Développement Eclipse Nios II-EDS.
Suite à une demande forte, nous venons de rajouter un quatrième jour optionnel traitant spécifiquement des Système d’Exploitation Embarqués (et Temps Réel) dont µC/OS-II, eCOS, et uClinux.
Cette formation montre également comment Optimiser le Système et les applications en tirant bénéfice des particularités de l'architecture SoPC (construction de flots de données efficaes, ajout de nouvelles instructions personnalisées au processeur ou encore mise en oeuvre de l’accélération matérielle par exemple).
Ce stage alterne Théorie et Pratique à travers de nombreux exercices décrits pas-à-pas, implémentés et testés sur des maquettes Altera NIOS.
Les aspects Matériel et Logiciel sont abordés dans ce séminaire, ce qui permettra aux ingénieurs hardware et software d'avoir une vue complète des deux mondes, ce qui est indispensable pour concevoir une application efficace et optimisée.
Une bonne maîtrise de l'environnement Quartus et d'un langage HDL est préférable pour le premier jour sans être indispensable (voir notre cours de formation Altera-Quartus).
Une connaissance minimale du langage C ou C++ est souhaitable, en particulier pour le troisième jour.
Cette Formation est le complément idéal de l'acquisition d'un Kit Altera NIOS II !
Vous pouvez assister à un cours Public à Paris (parfois en Province), avec un enseignement en Français, ou bien demander la tenue de cette formation sur votre site, avec enseignement en Français ou bien en Anglais.
Les formations sur-site offrent de nombreux avantages : pas de déplacement des participants bien sûr, mais surtout la possibilité de personnaliser le contenu pour l'adapter très précisément à vos besoins, vos compétences, et vos attentes. On peut ainsi moduler la durée, ajouter des sujets, voire consacrer une partie à des études de cas personnels, démarrer un design, etc... N'hésitez pas à nous contacter.
Le contenu est décrit plus bas. Pour vous pré-inscrire : formulaire en fin de page.
Programme* de la Formation
« System on Chip Altera NIOS II »
Partie I - Construire la Plateforme Matérielle
Journée 1
- Les bases de la Conception d'un « System on Programmable Chip » (SoPC Builder)
Avantages et raison d'être des architectures SoPC.
Introduction aux processeurs NIOS II dans ses différentes variantes.
Configuration du processeur. Les IPs, les périphériques standard.
Introduction au flot de conception hardware avec SOPC Builder.
Exercice : Création d'un système SOPC complet, et test sur maquette.
- Validation du système matériel par (co)simulation HDL.
Création des modèles de simulation,
modélisation des composants périphériques et UART,
utilisation du Simulateur ModelSim.
Exercice : Simulation RTL par ModelSim du système SoPC de l'exercice précédent.
- Avalon Switch Fabric et Périphériques Utilisateur.
Le système d’Interconnexions Avalon, les différents types de ports et les modes de transfert : Maître avec et sans wait state, Esclave et wait states, le mode Streaming, systèmes multi-maîtres et/ou multi-CPU, alignement des données et adaptation des datapaths, génération de la matrice d’interconnexions (switch fabric), alignement d'adresses...
Exercice : Mise en Œuvre d'un périphérique utilisateur (PWM en VHDL).
Journée 2
- Accélération Matérielle et Instructions « Custom »
Présentation du concept. Implémentation dans NIOS II et dans l'environnement de développement. Différents types d'instructions Custom, utilisation du pipeline, exemples d'applications.
Exercice : Mise en Œuvre d'une instruction Custom (accélération du calcul de CRC).
- Systèmes Multi-Maîtres et Accès Direct Mémoire (DMA)
Systèmes traditionnels, architecture optimisée, périphériques et transferts DMA, concepts et applications, mise en œuvre dans SOPC Builder, transferts R/W en mode Maîtres, arbitrage, mode streaming.
Exercice : Mise en œuvre d'un périphérique Custom avec transferts DMA.
- Utilisation des cartes de développement Altera
Configuration des E/S, domaines d'horloge, configuration, la Mémoire Flash, le Flash Programmer, interface Flash dans système hôte quelconque.
Partie II :
Développement Logiciel sur la Plateforme SOPC
- Le processeur NIOS II - Flot de Conception Logicielle.
Concepts fondamentaux, aspects logiciels, l'environnement NIOS II IDE / Eclipse, Création d'un projet logiciel, présentation des outils de base pour compilation et mise au point, Gestion des projets, Application C/C++ et SysLib, Simulateur de jeux d'Instructions.
Exercice : Création de projet logiciel et mise en oeuvre du Simulateur de Jeux d'Instructions.
- Développer des Programmes pour Nios II : la Couche d'Abstraction Matérielle HAL.
Introduction à la couche d'abstraction matérielle (Hardware Abstraction Layer) et aux périphériques standard : horloge système, alarmes, timers haute résolution.
Accès aux périphériques, interaction avec la mémoire cache, introduction aux périphériques sur mesure (custom).
Exercice : Utilisation de l'API HAL, accès aux périphériques PIO & timers.
Journée 3 – Concepts avancés en Logiciel Embarqué
- Introduction aux architectures Logicielles des Systèmes Embarqués
System.h, mise à jour de la configuration matérielle, le mapping mémoire, la pile et le tas, le linker, maîtriser la séquence de boot (alt_sys_init et alt_main), approche Hosted ou FreeStanding, méthode d'optimisation de taille du code, système de fichiers et HAL, fonctions style-Unix, gestion de la Flash, exceptions processeur, routines sous interruption.
Exercice : reprise de l'exercice précédent avec programmation sous Interruptions (ISR) et mesure de la taille du code exécutable.
- Méthodes Avancées de Mise au Point.
Le hub JTag, la mise au point à distance (remote JTag server), outils de mise au point optionnels, debug multiprocesseurs / multi-threads, les différents outils de mesure de performance (Timer haute résolution, Performance Counter, et Profiler), interprétation des mesures collectées.
Exercice : Debug, Points d'arrêt, Profiling, Mise en œuvre de FS2 et SignalTap II (analyse logique embarquée temps réel avec plugins).
- Custom Instructions, Accélération matérielle, le Compilateur Hardware C2H.
Identification des goulots d'étranglement des performances. Création et mise en œuvre d'instructions spécifiques. Accélération hardware par bloc matériel collaboratif.
Présentation de C2H : générateur de modules HDL d'accélération de routines C.
Exercice : Utilisation de l'accélération matérielle par instruction custom, par périphérique hardware via DMA, puis au travers de l'utilisation du compilateur hardware C2H.
Mesure et comparaison des gains respectifs.
- Écriture des Interfaces Logicielles avec les périphériques (Device Drivers)
Périphériques DMA, Custom Instructions, l'interface de programmation HAL API, drivers et intégration, initialisation et API spécifiques, avantages des transferts DMA, le modèle DMA HAL, influence du Data Cache.
Exercice : écrire un pilote (driver) pour un périphérique caractères.
Journée 4 (optionnelle) –
Operating Systems Embarqués (µC/OS II, eCos & uCLinux)
- Découverte de la programmation avec un OS Embarqué RT.
Qu'est ce qu'un OS Temps Réel ? Qu'est ce qu'un système Temps Réel ?
Quand utiliser un OS Temps Réel.
Gestion de différents process (scheduling, interruptions, mailbox, sémaphores etc...)
Revue des principales offres OS et RTOS.
- µC/OS II : La Référence des Noyaux Temps Réels Embarqués
Utilisation de µC/OS II dans un système Nios.
Comment configurer son OS ? Quelles sont les méthodes clés ?
Exercice : Conception et test d'un Programme multi-tâches sous µC/OS II (gestion d'évènements matériels par Interruptions et envoi de messages).
- eCos : Système d'Exploitation Temps Réel Open Source et Royalty Free
Utilisation de eCOS dans un système Nios.
Comment configurer son OS.
Les méthodes et les packages clés
Exercice : Utilisation de eCOS pour contrôler la carte de développement.
- uCLinux : L'OS de Référence !
Présentation et Installation de uCLinux.
Configuration et déploiement de la distribution sur la carte de développement.
Programmation par threads. Impact sur les drivers.
Exercice 1 : Programmation mult-threads sous uCLinux.
Exercice 2 : Mise en œuvre d'une application graphique sous uCLinux.
- TCP/IP & Socket Programming :
Mise en place d'un serveur Web sous Noyau Temps Réel.
System de fichiers Host-based, système de fichiers Lecture seule ROZIPFS, Flash programmer, stack TCP/IP, programmation sockets et Zip file system.
Exercice : Mise en œuvre du flash programmer, de µC/OS II, de la pile TCP/IP NicheStack et du système de fichier Zip pour créer un serveur Web personnalisé.
* : Programme fourni à titre indicatif uniquement et susceptible d’être modifié ou mis à jour sans préavis.
Dates et Conditions de la
Formation SoPC Altera NIOS II
Lieu : Paris XIV (Bvd Montparnasse),
Horaires : 9h30 à18h, 9h à 18h, 9h à 17h30.
NB : à partir de 4 ou 5 stagiaires nous pouvons proposer une formation sur votre site.
Prix : 1.490 €uros HT (3 x j) ou 2.090 €uros HT (4 x j) comprenant la fourniture des supports de cours, fichiers et repas de midi. Ce prix correspond à un règlement direct de l’entreprise. Pour l’établissement d’une convention et délégation de paiement par un organisme externe, un surcoût sera appliqué et cette demande devra figurer dans le formulaire d’inscription.
ALSE est un Organisme de Formation Professionnelle Continue déclaré auprès de la DRTEFP sous le numéro 26.21.01281.21. Cette formation peut donc être prise en charge dans ce cadre.
Contact : Bertrand Cuzeau – Tél : 01 42 79 51 38 – email info@alse-fr.com
Attention ! Si cette formation vous intéresse, il est important de vous pré-inscrire rapidement ci-dessous (sans obligation) ou de nous contacter par téléphone.
Pré-Inscription
|
